高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是(　　　)。

admin2009-01-15 55

问题高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是(　　　)。

选项 A、PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即，达到了即降低成本又提高系统性能的目的
B、CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态
C、CPU访问CaChe“未命中”时，信息需从主存(DRAM)传送到CPU，这时CPU要插入等待状态
D、L1　Cache的工作频率和CPU的工作频率相等，L2　Cache的工作频率越来越高，但不可能等于CPU的工作频率

答案D

解析

转载请注明原文地址:https://jikaoti.com/ti/NSV7FFFM

本试题收录于：三级PC技术题库NCRE全国计算机三级分类

三级PC技术

NCRE全国计算机三级

相关试题推荐

随机试题

最新回复(0)

高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是(　　　)。

三级PC技术

NCRE全国计算机三级

关系模型是把实体之间的联系用()表示。

如果某信息系统的处理对象主要是面向结构化问题，一般作为一种完成例行的日常信息处理，那么该系统应属于()。

以下是关于BSP方法中子系统和过程之间关系的描述，其中错误的是()。

关于信息系统数据流程图中“处理说明”的描述，正确的是()。

SQL语言有多种优点，SQL是()成为关系数据库语言的国际标准的。

软件计划的目的是提供一个框架，使主管人员对项目能做出合理估算。下述哪个不属于计划期的内容?

影响信息系统需求不确定的因素是多样的，归纳起来可能因素主要有()。

计算机中指令执行过程的3个阶段是指取指令、()。

AGP1×模式的数据传输率为266.6MB/s，AGP2×模式的数据传输率为533.2MB/s，AGP4×模式的数据传输率约为【】MB/s(答案填整数)。

A．益火补土法B．金水相生法C．泻火补水法D．培土制水法肾阳虚损以致脾阳不振的治法是

下列选项通常应增设总会计师岗位的是()

中毒性菌痢致病菌在我国较多见的是

权益类证券大宗交易、债券大宗交易(除公司证券外)，协议平台的成交确认时间为每个交易日()。

下列旋律片段出自哪部作品？()

【2016上】针对“好学生吃不饱，学困生吃不了”的现象，蒋老师在充分了解学情的前提下，将学生分为三个层次，进行分层教学。蒋老师的做法体现了()。

课外活动

[A]Thehormonelevelsinthechimps’urineshowedthat,perhapsunsurprisingly,theytendedtobemorestressedwhentheyencou

高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。

三级PC技术

NCRE全国计算机三级

关系模型是把实体之间的联系用()表示。

如果某信息系统的处理对象主要是面向结构化问题，一般作为一种完成例行的日常信息处理，那么该系统应属于()。

以下是关于BSP方法中子系统和过程之间关系的描述，其中错误的是()。

关于信息系统数据流程图中“处理说明”的描述，正确的是()。

SQL语言有多种优点，SQL是()成为关系数据库语言的国际标准的。

软件计划的目的是提供一个框架，使主管人员对项目能做出合理估算。下述哪个不属于计划期的内容?

影响信息系统需求不确定的因素是多样的，归纳起来可能因素主要有()。

计算机中指令执行过程的3个阶段是指取指令、()。

AGP1×模式的数据传输率为266.6MB/s，AGP2×模式的数据传输率为533.2MB/s，AGP4×模式的数据传输率约为【】MB/s(答案填整数)。

A．益火补土法B．金水相生法C．泻火补水法D．培土制水法肾阳虚损以致脾阳不振的治法是

下列选项通常应增设总会计师岗位的是()

中毒性菌痢致病菌在我国较多见的是

权益类证券大宗交易、债券大宗交易(除公司证券外)，协议平台的成交确认时间为每个交易日()。

下列旋律片段出自哪部作品？()

【2016上】针对“好学生吃不饱，学困生吃不了”的现象，蒋老师在充分了解学情的前提下，将学生分为三个层次，进行分层教学。蒋老师的做法体现了()。

课外活动

[A]Thehormonelevelsinthechimps’urineshowedthat,perhapsunsurprisingly,theytendedtobemorestressedwhentheyencou

高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是(　　　)。