2. 计算机
  3. 进行嵌入式系统硬件电路设计时，可采用_____________增强电路的抗干扰能力。

进行嵌入式系统硬件电路设计时，可采用_____________增强电路的抗干扰能力。

admin2021-01-07  40
问题 进行嵌入式系统硬件电路设计时，可采用_____________增强电路的抗干扰能力。
选项 A、布线时走90度折线
B、使用IC插座
C、布线时减少回路环的面积
D、闲置未用的I／O口尽量悬空
答案C
解析 本题考查嵌入式系统硬件电路设计方面的基础知识。
    在进行嵌入式系统硬件电路设计时，提高敏感器件的抗干扰能力是指从敏感器件这边考虑尽量减少对干扰噪声的拾取以及从不正常状态尽快恢复。提高抗干扰能力的常用措施有：布线时尽量减少回路环的面积，以降低感应噪声；减少回路环面积布线时，电源线和地线要尽量粗；布线时避免90度折线，减少高频噪声发射；对于闲置未用的管脚不要悬空，在不改变系统逻辑的情况下接地或接电源；在速度能满足要求的前提下，尽量降低晶振频率和选用低速数字电路；器件尽量直接焊在电路板上，少用IC插座。
转载请注明原文地址:https://jikaoti.com/ti/7WI7FFFM
本试题收录于： 嵌入式系统设计师上午基础知识考试题库软考中级分类
0

嵌入式系统设计师上午基础知识考试

软考中级

相关试题推荐
随机试题
最新回复(0)