逻辑电路如题12图所示，已知Q2端输出脉冲的频率为f2，则输入时钟脉冲CP频率为【】

admin2017-10-30 26

问题逻辑电路如题12图所示，已知Q₂端输出脉冲的频率为f₂，则输入时钟脉冲CP频率为【】

选项 A、
B、
C、
D、

答案D

解析图中时序逻辑电路为四进制计数器，可以做分频器，输出端信号频率是输入脉冲频率的四分之一，故输入时钟脉冲CP频率为4f₂。

转载请注明原文地址:https://jikaoti.com/ti/P0daFFFM

模拟数字及电力电子技术

相关试题推荐

随机试题

最新回复(0)