图(a)所示电路中,时钟脉冲、复位信号及数模输入信号如图(b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿过后,输出Q先后等于( )。 附:触发器的逻辑状态表为:

admin2017-10-12  30

问题 图(a)所示电路中,时钟脉冲、复位信号及数模输入信号如图(b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿过后,输出Q先后等于(    )。

附:触发器的逻辑状态表为:

选项 A、0   0
B、0   1
C、1   0
D、1   1

答案A

解析 图(a)的触发器为下降沿触发的JK触发器,在cp第一个下降沿到来之前复位信号清零,Q初值为0。J=AQ,K=0;在第一个时钟脉冲下降沿处A=1,这时J=AQ=0,K=0,JK触发器状态不变,Q输出仍为0;当第二个下降沿来临时,A=0,J=AQ=0,K=0,JK触发器状态仍然保持不变,Q输出为0。
转载请注明原文地址:https://jikaoti.com/ti/KwzhFFFM
0

最新回复(0)