试用下降沿触发的JK触发器设计一位数字的同步8421BCD码加法计数器。

admin2017-10-30  50

问题 试用下降沿触发的JK触发器设计一位数字的同步8421BCD码加法计数器。

选项

答案由题意,每当来一个CP脉冲时,一位8421BCD码加法计数器增加“1”,当电路状态为“1001”时,来一脉冲,电路回到状态“0000”,同时输出“1”。电路需要4个触发器,设输出为Z。列出8421BCD码加法计数器的状态转换真值表: [*] 余下1010~llll这6个状态做无关项处理,即它们的次态和输出可以取“0”,或取“1”。利用卡诺图可求出次态方程及输出方程分别是: [*] 利用JK触发器的次态方程表达式,可分别求出每个触发器的驱动方程。 J1=1, K1=1 J2=[*], K2=Q1n J3=Q2nQ1n K3=Q2nQ1n J4=Q3nQ2nQ1n K4=Q1n 冗余状态检查: [*] 完整的状态图如图l一4所示。 [*] 依据驱动方程即可画出电路图如图1—5所示。 [*]

解析
转载请注明原文地址:https://jikaoti.com/ti/zedaFFFM
0

最新回复(0)